เนื้อหา
- ภาพรวมซอฟต์แวร์
- ประเภทไฟล์ที่รองรับ
- นามสกุลไฟล์หลัก
- นามสกุลไฟล์อื่น ๆ ที่ใช้โดย Xilinx ISE Design Suite 14
| รุ่น (ณ วันที่ 22/9/2557) | 14 |
| แพลทฟอร์ม | |
| การอนุญาต | เชิงพาณิชย์ |
| ประเภท | ผลผลิต |
| ข้อมูลเพิ่มเติม (เยี่ยมชมเว็บไซต์ของผู้เผยแพร่) |
| การจัดอันดับ: 3.5 / 5 (6 โหวต) |
ภาพรวมซอฟต์แวร์
คุณสมบัติหลัก
- การจำลอง Stimuli เพื่อทดสอบปฏิกิริยาของการออกแบบ
- นาฬิกาอัจฉริยะ gating สำหรับการลดพลังงานแบบไดนามิก
- การออกแบบเพื่อการรักษาเวลาการทำซ้ำ
- กำหนดค่าใหม่บางส่วนเพื่อความยืดหยุ่นของระบบที่ดีขึ้นและลดต้นทุน
Xilinx ISE Design Suite ใช้ในการออกแบบวงจรรวมที่ปรับแต่งได้ ที่โดดเด่นที่สุดคือชุดที่ใช้ในการออกแบบ Field Programmable Array (FPGA) ซึ่งช่วยให้นักออกแบบหรือลูกค้าสามารถกำหนดค่าวงจรหลังการผลิต ISE Design Suite พร้อมใช้งานสำหรับแพลตฟอร์ม Windows และ Linux
ISE Design Suite ถูกสร้างขึ้นเพื่อให้คุณสามารถสังเคราะห์และวิเคราะห์การออกแบบวงจรอิเล็กทรอนิกส์ของคุณ วงจรถูกเขียนด้วยภาษาคอมพิวเตอร์เฉพาะที่เรียกว่า Hardware Description Language (HDL) ด้วยชุดโปรแกรมคุณสามารถตรวจสอบไดอะแกรมระดับ Register-Transfer ทำการวิเคราะห์เวลาและจำลองสิ่งเร้าต่าง ๆ เพื่อทดสอบปฏิกิริยาของการออกแบบของคุณ
ชุด ISE Design มีให้บริการในรุ่นต่างๆเช่น Embedded, System และ WebPACK ในขณะที่แต่ละรุ่นบรรจุด้วยคุณสมบัติที่แตกต่างกัน ISE Design Suite มีเครื่องมือที่สามารถเพิ่มเข้ามาสำหรับการกำหนดค่าที่ยืดหยุ่นเพื่อเพิ่มประสิทธิภาพการทำงานของคุณ เครื่องมือที่มีอยู่รวมถึงชุดเครื่องมือ ChipScope และชุดพัฒนาแบบฝังซึ่งแต่ละชุดได้รับการออกแบบสำหรับใช้กับ WebPACK edition ชุดเครื่องมือ ChipScope ให้การติดตั้งและดีบักช่องสัญญาณอนุกรม I / O อย่างรวดเร็วในการออกแบบ FPGA ความเร็วสูงในขณะที่ชุดพัฒนาสมองกลฝังตัวเป็น IDE ที่ใช้ในการออกแบบระบบประมวลผลแบบฝังตัว
ISE Design Suite เป็นเครื่องมือที่ครอบคลุมที่ช่วยให้คุณสามารถออกแบบวิเคราะห์และทดสอบวงจรรวม มันมีคุณสมบัติอันทรงพลังมากมายที่บรรจุอยู่ในรุ่นต่าง ๆ และยังให้คุณปรับแต่งเครื่องมือที่คุณเลือกเอง Xilinx ISE Design Suite เป็นตัวเลือกที่ยอดเยี่ยมสำหรับการออกแบบและทดสอบวงจรรวมของคุณ
ประเภทไฟล์ที่รองรับ
นามสกุลไฟล์หลัก
.XISE - ไฟล์โครงการ Xilinx ISEนามสกุลไฟล์อื่น ๆ ที่ใช้โดย Xilinx ISE Design Suite 14
| ประเภทไฟล์ที่รองรับ | |
|---|---|
| .บิต | ไฟล์ Xilinx Bitstream |
| .ISC | ไฟล์กำหนดค่าอุปกรณ์ Xilinx |
| .ISE | โครงการ Xilinx ISE |
| .JED | ไฟล์เขียนโปรแกรม Xilinx JEDEC |
| .NGC | ไฟล์ Netlist ที่สร้างโดย Xilinx |
| .NGD | ไฟล์ NetLin Xilinx |
| .NPL | ไฟล์โครงการ Xilinx ISE 5-6 |
| .XSVF | ไฟล์รูปแบบเวกเตอร์ Xilinx อนุกรม |
| รูปแบบไฟล์เพิ่มเติมที่เกี่ยวข้อง | |
|---|---|
| .BSD | ไฟล์ BSDL |
| .BSDL | Boundary Scan Description ไฟล์ภาษา |
| .EDN | ไฟล์ Netlist Implementation ของ EDIF |
| .IPF | ไฟล์โครงการ iMPACT |
| .svf | ไฟล์รูปแบบเวกเตอร์อนุกรม |
| .V | Verilog ซอร์สโค้ดไฟล์ |
| .vhd | ไฟล์ต้นฉบับ VHDL |
| .VP | Verilog Encrypted ไฟล์ซอร์สโค้ด |
